本科畢業設計論文開題報告

學位論文題目雙通道250MSPS數字示波器的時基控制與插值實現

學位論文題目來源： √1.科研  2.生產  3.教學（含實驗）  4.其它

學位論文成果形式： 1.硬體   √2.硬體+軟體   3.軟體    4.純論文

學位論文研究內容：

1．研究現狀及發展態勢

2012年4月13日，安捷倫推出業界最高頻寬的微波M波段實時示波器，其頻寬高達63 GHz ，實時取樣率高達160GSa/s。而示波器的發展正是向高頻寬高取樣速率多方面發展。

示波器行業的發展趨勢可以是發展混合訊號示波器、從並行測量發展到序列測量、功能強大的行動式示波器/定製通用示波器。

時基是示波器顯示波形的時域度量基準，通常表示的時示波器上橫軸一大格波形所佔據的時間。時基決定了示波器相對取樣率的大小。所謂相對取樣率，就是經過處理，把採到的資料送顯示所需要的取樣率。在一定程度上決定了示波器顯示波形與原波形的相符合程度。在時基檔過小，示波器中所採集到的點不足以進波形顯示時，就需要採用插值的方法在兩個實際取樣點間插入一個或多個點來重建波形。時基和插值影響了示波器訊號的採集及顯示，在示波器設計中具有很重要的地位。

目前插值演算法主要有正弦插值和線性插值，這對不同波形選取合適的插值演算法和適合的差值引數可以有效的改善波形恢復的誤差過大問題，達到所希望的精度。比如當原始波形是正弦波時正弦插值的效果比較好，而方波和三角波則是線性插值的效果較好。但傳統方法大都採用的正弦內插方式存在兩種不足，一是存在頻譜洩漏現象，插值之後的波形存在失真，影響波形觀察；二是其運算量巨大，這使得示波器系統處理速度變慢。

未來應該改進傳統插值演算法的效能及運算速度，設計新式的插值演算法，比如目前有的採用濾波方式實現插值，能夠有效減少頻譜洩露對觀察波形的影響，同時將該演算法設計在FPGA中，利用FPGA豐富的邏輯資源、快速的運算速度和靈活的可重構性，是資料處理的速度得到極大提高。

2．選題依據及意義

模數轉換器即A/D轉換器，或簡稱ADC，通常是指一個將模擬訊號轉變為數字訊號的電子元件。通常的模數轉換器是將一個輸入電壓訊號轉換為一個輸出的數字訊號。

數字訊號處理器（DSP）作為一種可程式專用晶片，是數字訊號處理理論實用化過程的重要技術工具，在語音處理、影象處理等技術領域得到了廣泛的應用。

本畢業設計課題屬於軟硬體結合的內容。系統通過ADC將經過調理通道調理後的模擬訊號轉換成數字訊號，然後送至FPGA，並在其中實現硬體實時處理（如抽點、峰值檢測、觸發與儲存控制等），最後把取樣資料送至DSP中作進一步的資料處理（如軟體抽點、插值和資料顯示控制等）以完成資料採集功能。時基控制是完成對採集後的資料進行相應的處理，使得能夠滿足使用者設定的波形觀測要求。而插值就是在快時基檔位時，用於彌補低取樣率帶來的不足，使得能較為正確觀測波形。

為此，對整個示波器的設計而言，時基控制與插值實現擁有舉足輕重的地位，它對硬體的處理進行相應的控制，使硬體部分得以順利執行，然後送入軟體進行插值等後續工作。

3．課題研究內容

具體而言，包括以下內容：

（1）熟悉ADC、FPGA、DSP的資料採集平臺。

（2）熟悉數字示波器的時基控制和插值基本原理，並在平臺上實現。

（3）應用VerilogHDL編寫FPGA相應硬體程式碼並用C編寫DSP相應程式碼。

（4）完成相應軟硬體程式碼的設計、模擬和除錯。

4. 擬解決的關鍵問題和最終目標，以及擬採取的主要理論、技術路線和實施方案等

示波器硬體系統主要由ADC、FPGA和DSP以及它們周邊的一系列器件構成。FPGA是資料採集系統的核心，它的可程式功能和靈活性使其能夠滿足系統具體功能設計。在DSP的控制下，FPGA實現了採集，觸發，介面等功能。而DSP強大的資料理功能決定了其資料處理系統核心的地位。

DSP通過對FPGA的控制來採集資料並從FPGA獲得資料的過程稱為資料採集，但採集來的資料並不能直接送去顯示，而將採得的資料轉化為可以被使用者接收的資料的過程稱為資料處理。

示波器的時基範圍為5ns/Div至50s/Div，按1，2，5的步進遞增。Div為螢幕上的一格，包含了25個畫素，也就是25個數據才能夠顯示一格的波形。這樣，根據時基檔位，我們可以得出各時基下的相對取樣率，

內插演算法有線性插值、正弦插值、立方插值等。在DSO示波器中普遍採用的有線性插值和正弦插值。

線性插值：插值時在相鄰兩個取樣點之間用直線連線，這種方法就是線性插值。只要各取樣點之間距離得很近，用這種方法就能獲得足夠好的`重建波形。線性插值就是按照等差數列的方式，在兩個取樣點之間進行等距離插值。兩個取樣點 m0，m1 之間插入 k 個點的數學模型如下：

y1=m0+1/(k+1)*(m1-m0)   ……  yk=m0+k/(k+1)*(m1-m0)

由此可得到第 i 個點的線性插值公式：

yi=m0+i/(k+1)*(m1-m0) (i的取值範圍1~k)

正弦插值：如果對原訊號取樣時滿足奈奎斯特抽樣定理，即抽樣頻率 f（或 Ωs）大於等於兩倍訊號譜的最高頻率 f（或 Ω），則可由抽樣訊號不失真的重建原訊號 x(t)。

使用正弦插值時，即使是在每兩個取樣點之間插入25 個點的情況下，我們採用4 個取樣點進行計算也能得到比效理想的波形恢復效果。因而出於運算速度，程式碼長度和波形恢復效果上的綜合考慮，在設計中，我們使用正弦插值運算時都是採用4 個取樣點進行運算。最終實現時採用的正弦插值公式如式

設計DSP採用的軟體開發平臺為Visual DSP++，能夠支援ADI公司生產的SHARC、TigerSHARC和Blackfin系列處理器，程式語言有組合語言，C/C++，並有優化編譯功能。除了彙編器和連結器，其還帶有除錯環境IDDE。

除了常規的除錯手段，Visual DSP++還能調出儲存區的影象，這對於影象顯示的除錯大有幫助。此外，Visual DSP++也能調出資料區的資料並自動生成波形，除錯時就能更直觀地觀察資料區的變化。

Visual DSP++還有source control功能，也就是源程式管理功能，可以實現多機協同工作。其方法是以一臺計算機為伺服器，將所有原始碼存於伺服器上，其他計算機通過source control功能與伺服器連線，其他機器對原始碼的修改都可以保存於伺服器上，這樣就可以實現多人協同開發一個工程，加快軟體開發進度。

５．論文特色或創新點

本課題是軟硬體結合的設計，對採集後的資料進行相應的實時處理控制，且在DSP中作進一步插值等處理，使得整個示波器系統能夠順暢地執行。通過這個畢業設計，能夠基本瞭解示波器的基本原理，對示波器有個基本的認識，對模組化設計有了基本瞭解，為以後的學習生活打下基礎。

導師審查意見

簽名：電子科技大學

日期： 年  月  日